从灯泡开关看逻辑门的本质
家里客厅和走廊各有一个开关，控制同一盏灯。想让灯在任意一个开关动作时都能切换亮灭状态——这其实就是异或门（XOR）的典型应用场景。很多面试官喜欢从这种生活问题切入，考察候选人对基本逻辑门的理解是否扎实。
常见基础题型：用与非门搭建其他门电路
面试中常被问到“如何仅用与非门（NAND）实现非门、与门、或门”。这个问题看似简单，但能看出你对逻辑等价变换的掌握程度。
比如实现非门：把与非门的两个输入端接在一起，就变成了非门。因为当 A = 0 时，A NAND A = 1；当 A = 1 时，A NAND A = 0，正好是取反。
NOT(A) = A NAND A再来看与门：先用与非门得到 A·B 的反，再用一个与非门做非操作：
AND(A,B) = (A NAND B) NAND (A NAND B)进阶挑战：设计一个全加器
有次面试让我现场画出一位全加器的逻辑图。题目要求输入 A、B 和进位 Cin，输出和 S 与进位 Cout。
S 是三个输入的异或：S = A ⊕ B ⊕ Cin。Cout 则复杂些，等于任意两位为 1 时产生进位。可以拆解为：(A·B) + (Cin·(A⊕B))。
用基本门来搭的话，需要多个与门、或门和异或门。如果限制只能用与非门，就得先把每个逻辑块转换过去，这时候之前的基础功就派上用场了。
实际应用中的陷阱
有个细节容易被忽略：门延迟。现实中每个逻辑门都有响应时间。比如在多位加法器里，进位信号要一级一级传递，导致“进位传播延迟”。面试官如果追问如何优化，就得提到超前进位（Carry Lookahead）结构。
这就像快递分拣站，如果每个包裹都等前一个处理完才开始下一个，效率很低。超前进位相当于提前预测哪些包裹可以直接跳过检查，加快整体流程。
真题再现：判断奇数个1的电路
一道经典题：设计一个电路，判断三个输入中有奇数个1。其实这就是三输入奇校验电路，输出就是三个输入的异或结果。
Y = A ⊕ B ⊕ C扩展到四位也一样，层层异或就行。这种结构在数据校验中很常见，比如内存 ECC 就会用到类似逻辑。
面试时别急着写公式，先画真值表。很多候选人一紧张就开始背套路，反而在简单问题上翻车。比如把异或写成 (A·!B) + (!A·B)，虽然没错，但不如直接用标准符号清晰。